

3.10. Сдвигающие регистры

Серии КМДП ИС содержат около 10 разновидностей сдвигающих регистров, предназначенных для хранения информации и ее преобразования. Сдвигающие регистры относятся к ИС среднего уровня интеграции. Основные электрические параметры сдвигающих регистров приведены в табл. 3.12.

Микросхема 564ИР1 содержит два четырехразрядных и два пятиразрядных сдвигающих регистра, имеющих общую цепь




Рис. 3.95. Структурная схема регистров сдвига типа ИР1 и ИР10




Рис. 3.96. Условное обозначение ИС типа ИР1 и ИР10

синхронизации (вход C). Все регистры последовательные, имеют вход первого разряда (D_1 , D_{10} , D_5 и D_{14}) и выходы Q . Четырехразрядные регистры имеют по одному выходу от последнего разряда (Q_4 и Q_{13}), а пятиразрядные имеют выходы от двух последних разрядов (Q_8 , Q_9 и Q_{17} , Q_{18}). Регистры выполнены на однотактных D -триггерах. Сдвиг информации происходит по фронту (положительному перепаду) на входе C .

Если соединить перемычками $Q_4 - D_5$, $Q_9 - D_{10}$, $Q_{13} - D_{14}$, то получим восемнадцатиразрядный сдвигающий регистр последовательного действия с выходами Q_4 , Q_8 , Q_9 , Q_{13} , Q_{17} , Q_{18} . Структурная схема ИС 564ИР1 приведена на рис. 3.95, а ее условное обозначение и цоколевка — на рис. 3.96.





Рис. 3.97. Структурная схема регистра сдвига типа ИР2



8 — общий; 16 — $U_{\text{пп}}$;
K561ИР2, 564ИР2,
H564ИР2

Рис. 3.98. Условное обозначение ИС типа ИР2

Микросхемы K561ИР2, 564ИР2, H564ИР2 содержат по два независимых четырехразрядных регистра сдвига, каждый из которых имеет выходы от каждого из триггеров. Структурная схема ИС приведена на рис. 3.97, а условное обозначение и цоколевка — на рис. 3.98. Все триггеры регистров D-типа. Данные в регистре вводятся последовательно через вход *D*. Информация в регистре сдвигается на один разряд по каждому фронту (положительному перепаду) синхроимпульсов на входе *C*. Сброс регистра в нуль осуществляется подачей положительного импульса (высокого уровня) на асинхронный вход *R*.

Наличие выходов от каждого триггера регистра позволяет




Рис. 3.99. Микросхема типа ИР3

преобразовывать последовательный код на входе D в параллельный, снимаемый с выходов $Q_0 \dots Q_3$. Из одного корпуса ИС типа ИР2 можно организовать восьмиразрядный регистр с последовательным вводом информации и параллельным считыванием. Для этого достаточно установить перемычки между выводами 6 и 14, 1 и 9, 10 и 15.

Микросхема K176ИР3 содержит четырехразрядный универсальный регистр сдвига с выходами от каждого триггера. Он имеет вход D последовательного ввода информации и входы $D_1 \dots D_4$ параллельной записи числа в регистр. Условное обозначение ИС K176ИР3 и ее цоколевка приведены на рис. 3.99.

Вход Tp служит для управления видом записи информации в регистр. Если на входе Tp установлен низкий уровень, то в регистр сдвига разрешен последовательный ввод информации с входа D . Запись информации в этом случае осуществляется по фронту (положительному перепаду) синхроимпульсов на входе C_1 . По каждому фронту синхроимпульсов C_1 производится сдвиг информации в регистре на один разряд.

Если на входе Tp установлен высокий уровень, то разрешен параллельный ввод (запись) информации в регистр. В этом режиме информация с входов $D_1 \dots D_4$ по фронту синхроимпульса на входе C_2 переносится в триггеры регистра. Сдвиг записанной информации возможен после установления на входе Tp низкого уровня и осуществляется синхроимпульсами на входе C_1 .

Микросхемы K561ИР6, 564ИР6, H564ИР6 содержат восьмиразрядный регистр сдвига с последовательным и параллельным вводом информации. Кроме этого регистр имеет переключатель направления обмена информацией. Структурная схема регистра сдвига типа ИР6 приведена на рис. 3.100, а его условное обозначение и цоколевка — на рис. 3.101.

Выбор направления передачи информации определяется входом A/B . При высоком уровне на входе A/B шины $A_1 \dots A_8$ подключаются к входам триггеров регистра, а шины $B_1 \dots B_8$ —




Рис. 3.100. Структурная схема регистра сдвига типа ИР6

16	AO	$RG \rightarrow$	80
17	A1		81
18	A2		82
19	A3		83
20	A4		84
21	A5		85
22	A6		86
23	A7		87
9	EA		
11	A/B		
13	P/S		
14	A/S		
10	D		
15	C		

12—общий; 24— U_{an} ;
К561ИР6, 564ИР6,
Н564ИР6

Рис. 3.101. Условное обозначение ИС типа ИР6

к выходам триггеров регистра. При этом выходы триггеров подключены постоянно, а входы триггеров подключаются к шинам A1...A8 при наличии разрешающего высокого уровня на входе

EA и разрешающего высокого уровня на входе *P/S* (переключатель «параллельная — последовательная запись информации»). Запись информации в триггеры производится с шин *A1...A8* синхронно с фронтом синхроимпульса на входе *C*, если на входе *A/S* (переключатель «асинхронный — синхронный режим записи») присутствует низкий уровень, и асинхронно (независимо от импульсов на входе *C*) — при высоком уровне на входе *A/S*.

При низком уровне на входе *A/B* шины *B1...B8* подключаются к входам триггеров регистра и параллельная запись в регистр с шинами *B1...B8* может производиться синхронно с фронтом импульса на входе *C*, если на входе *P/S* высокий уровень, а на входе *A/S* — низкий. Асинхронная запись информации производится с шинами *B1...B8*, если на входах *P/S* и *A/S* высокие уровни. Параллельное считывание информации с триггеров регистра в этом режиме производится при высоком уровне на входе *EA*.

Последовательный ввод информации с входа *D* и ее сдвиг осуществляется при низком уровне на входе *P/S* по фронтам синхроимпульсов на входе *C*. Асинхронный последовательный ввод информации в регистр сдвига невозможен.

При использовании ИС типа ИР6 следует помнить, что шины *A1...A8* имеют разрешающий вход *EA*, а шины *B1...B8* такого входа не имеют, поэтому при записи информации с шинами *A1...A8* на шины *B1...B8* будет выводиться эта информация. Зависимость режимов работы от состояния входов *EA*, *P/S*, *A/B* и *A/S* сведена в табл. 3.13.

Микросхемы K561ИР9, 561ИР9, 564ИР9, H564ИР9 содержат четырехразрядные последовательно-параллельные регистры сдвига. Структурная схема такого регистра приведена на рис. 3.102, а условное обозначение и цоколевка — на рис. 3.103. Регистр сдвига типа ИР9 содержит два последовательных входа *J* и *K̄*. Если их соединить вместе, то получим простой *D*-вход. Высокий уровень на входе *P/S* (переключатель «параллельный режим ввода — последовательный режим ввода») определяет режим параллельного ввода информации с входов *D0...D3*. Параллельная запись осуществляется асинхронно. Если на входе *P/S* установлен низкий уровень, то установлен режим последовательного ввода со входов *J* и *K̄* и сдвига информации по фронту (положительному перепаду) синхроимпульсов на входе *C*. Установка всех триггеров регистра в нулевое состояние осуществляется асинхронно высоким уровнем на входе *R*.

С помощью входа *T/C* можно устанавливать на выходах *Q0...Q3* прямой код (высокий уровень на входе *T/C*) или дополнительный код (низкий уровень на входе *T/C*).

Микросхема K176ИР10 содержит два четырехразрядных и два пятиразрядных регистра сдвига, имеющих общую цепь синхронизации. Структурная схема *K176ИР10* и ее условное обозначение аналогичны ИС 564ИР1 (рис. 3.95 и 3.96). Един-

Таблица 3.13. Режимы работы регистров типа K56

Вход				Режим
EA	P/	A/B	A/	
0	0	0	X	Последовательный синхронный ввод данных; данных на параллельных выходах А нет
0	0	1	X	Последовательный синхронный ввод данных; данные появляются на выходе В
0	1	0	1	Параллельный режим синхронных входов В; данных на выходах А нет
1	1	0	0	Параллельный режим асинхронных входов В; данных на выходах А нет
0	1	1	1	Параллельные входы данных А отключены; параллельные данные на выходах В; данные синхронно рециркулируют
0	1	1	0	Параллельные входы данных А отключены; есть данные на выходах В; данные асинхронно рециркулируют
1	1	0	X	Синхронный последовательный ввод данных; есть данные на параллельных выходах А
1	0	1	X	Синхронный последовательный ввод данных; есть данные на выходах В
1	1	0	0	Входы В синхронно параллельно принимают данные; на выходах А есть данные
1	1	0	1	Входы А асинхронно принимают данные; на выходах А есть параллельные данные
1	1	1	0	Входы А синхронно параллельно принимают данные; на выходах В — параллельные данные
1	1	1	1	Входы А асинхронно принимают данные; на выходах В — параллельные данные

ственным отличием K176ИР10 от 564ИР1 является то, что сдвиг информации и ее последовательный ввод осуществляются по срезу (отрицательному перепаду) синхроимпульса на входе С.

Микросхемы K561ИР11, 564ИР11 являются многоцелевыми регистрами 8×4 бита и служат основой для создания оперативной памяти малой емкости. По фронту синхроимпульса на входе Т можно записывать четырехразрядные слова с входов D0...D3 в ячейку с адресом, установленным на входах адреса записи W0...W2.

Если на входах W0...W2 установлены все низкие уровни, то по фронту синхроимпульса на входе Т осуществляется считывание информации. При этом одновременно могут счи-




Рис. 3.102. Структурная схема регистра сдвига типа ИР9

5	<i>R</i>	<i>RG</i> →	<i>Q0</i>	1
7	<i>P/S</i>			
2	<i>T/C</i>		<i>Q1</i>	15
4	<i>J</i>		<i>Q2</i>	14
6	<i>C</i>		<i>Q3</i>	13
3	<i>K</i>			
9	<i>D0</i>			
10	<i>D1</i>			
11	<i>D2</i>			
12	<i>D3</i>			

8—общий ; 10—+U_{ин} ;
561ИР9, К561ИР9,
564ИР9, Н564ИР9

Рис. 3.103. Условное обозначение ИС типа ИР9

20	<i>T</i>	<i>RG</i>	<i>A</i>	8
1	<i>D0</i>		<i>Q0</i>	11
23	<i>D1</i>		<i>Q1</i>	13
22	<i>D2</i>		<i>Q2</i>	15
21	<i>D3</i>		<i>Q3</i>	16
19	<i>W0</i>			
18	<i>W1</i>			
17	<i>W2</i>			
2	<i>RA</i>		<i>Q0</i>	9
3	0		<i>Q1</i>	10
4	1		<i>Q2</i>	14
7	<i>RB</i>		<i>Q3</i>	15
6	0			
5	1			
	2			

Рис. 3.104. Микросхемы типа ИР11

12—общий ; 24—+U_{ин} ;
К561ИР11, 564ИР11

тываться два четырехразрядных слова *A* и *B* адреса которых установлены на входах адресов считывания *RA* (0, 1, 2) и *RB* (0, 1, 2). Выходная информация появляется одновременно на выходах канала *A* (*Q0*...*Q3*) и канала *B* (*Q0*...*Q3*).

Условное обозначение и цоколевка ИС приведены на рис. 3.104.

Микросхемы K561IP12, 564IP12 содержат многоцелевые регистры 4×4 бита и служат основой для создания оперативной памяти малой емкости. Условное обозначение ИС и ее цоколевка приведены на рис. 3.105.

Информация с входов $D0..D3$ записывается в ячейку с адресом, установленным на входах $E0$, $E1$ по фронту синхроимпульса на входе, C при наличии высокого уровня на разрешающем запись входе WE .

Считывание двух слов A и B с адресами, установленными на входах ROA , $R1A$ и ROB , $R1B$, происходит по фронту синхроимпульса на входе C при наличии разрешающих высоких уровней на входах REA и REB . Считывание одного слова A или B происходит при наличии одного разрешающего сигнала REA или REB и наличии соответствующего адреса на входах ROA , $R1A$ или ROB , $R1B$. При низких уровнях на входах REA или REB соответственные выходы A ($Q0..Q3$) или B ($Q0..Q3$) устанавливаются в состояние высокого выходного сопротивления порядка 10^9 Ом (выходные ключи разомкнуты).

Следует отметить, что запись и считывание могут происходить одновременно при установке всех адресов и наличии всех разрешающих сигналов. Это позволяет создавать сверхоперативные запоминающие устройства.

Микросхема 564IP13 содержит двенадцатиразрядный регистр с выходами от всех разрядов $Q1..Q12$. Последний разряд имеет также инверсный выход $\overline{Q12}$. Условное обозначение регистра и его цоколевка приведены на рис. 3.106. Регистр имеет вход для последовательного ввода информации D , вход синхроимпульсов C , разрешающий вход V , стартовый вход S , выход последовательных данных QD и выход конца преобразования QC .

Вход V применяется при наращивании числа разрядов регистра путем соединения нескольких микросхем. Если регистр состоит из одной микросхемы, то вход V присоединяется к общей шине. Стартовый вход S служит для запуска цикла преобразования путем установки низкого уровня на этом входе. При этом на выходе $Q12$ устанавливается низкий уровень, а на всех остальных выходах $Q1..Q11$ и $\overline{Q12}$ — высокий. Последовательная запись информации с входа D осуществляется по фронту синхроимпульса на входе C при низком уровне на входе V и высоком уровне на входе S . На выходе QD входная информация задерживается на один период синхроимпульсов на входе C . На выходе QC окончание преобразования (когда низкий уровень с выхода $Q12$ продвинется на выход $Q1$) отображается низким уровнем.

Таким образом, информация в регистр заносится последовательно, начиная с $Q12$ до $Q1$ без ее сдвига, сдвигается только низкий уровень, предшествующий записи информации.

Данные ИС можно использовать для построения цифроаналоговых и аналогово-цифровых преобразователей. В схемах




Рис. 3.105. Микросхемы типа ИР12




Рис. 3.106. Микросхема типа ИР13




Рис. 3.107. Микросхема типа ИР15

цифроаналоговых преобразователей резистивные матрицы $R-2R$ можно подключать непосредственно к выходам регистра без дополнительных аналоговых ключей

Микросхема КР156ИР15 содержит универсальный четырехразрядный реверсивный регистр сдвига с последовательной и параллельной записью информации. Условное обозначение и цоколевка ИС приведены на рис. 3.107.

Параллельный ввод информации с входов $D_0 \dots D_3$ осуществляется по фронту синхроимпульса на входе C при высоком уровне на входах $SEM1$ и $SEM2$. Последовательная запись информации со входа $D \rightarrow$ в четвертый разряд и сдвиг информации от первого разряда к четвертому осуществляется по фронту синхроимпульса на входе C при высоком уровне на входе $SEM1$ и низком уровне на $SEM2$. Последовательная запись информации со входа $D \leftarrow$ в первый разряд и сдвиг информации от четвертого разряда к первому осуществляется по фронту синхроимпульса на входе C при низком уровне на входах $SEM1$ и $SEM2$.

Параллельный ввод информации со входа $D \rightarrow$ в первый разряд и сдвиг информации от первого разряда к четвертому осуществляется по фронту синхроимпульса на входе C при высоком уровне на входе $SEM1$ и низком уровне на $SEM2$. Последовательная запись информации со входа $D \leftarrow$ в четвертый разряд и сдвиг информации от четвертого разряда к первому осуществляется по фронту синхроимпульса на входе C при низком уровне на входах $SEM1$ и $SEM2$. Асинхронный сброс триггеров в нулевое состояние выполняется низким уровнем на входе R . При низких уровнях на обоих входах $SEM1$ и $SEM2$ изменений в регистре не происходит за исключением сброса в нуль. Информация на выходах $Q_0 \dots Q_3$ присутствует всегда.

табл. 3.12. Основные параметры сдвигующих регистров

микросхемы	U _{з.п.}	I _{0max}	I _{1max}	I _{bx}	I _{0max}	I _{1max}	I _{bx}	I _{0,1} _{з.п.}	I _{1,0} _{з.п.}	C _{ss}
		В	В	мкА	мА	мА	мкА	нс	нс	пФ
1	2	3	4	5	6	7	8	9	10	11
564ИР1	5	0,8	4,2	—	0,125	-0,1	0,5	800	800	0,5
	10	1,0	9,0	—	0,25	-0,2	1,0	400	400	1,25
	15	—	—	0,05	—	—	—	—	—	—
К561ИР2	5	0,8	4,2	—	0,12	0,08	—	970	970	—
	10	1,0	9,0	—	0,25	0,2	—	380	380	10
	15	—	—	0,3	—	—	100	—	—	—
564ИР2 Н564ИР2	5	0,8	4,2	—	0,12	0,08	—	970	970	—
	10	1,0	9,0	0,05	0,25	0,2	10	380	380	10
K176ИР3	9	0,3	8,2	±0,1	—	—	100	—	—	—
К561ИР6	5	0,8	4,2	—	0,05	-0,02	50	1250	1250	—
	10	1,0	9,0	0,05	0,14	-0,05	100	620	620	—
564ИР6 Н564ИР6	5	0,8	4,2	—	0,1	-0,05	5	—	—	—
	10	1,0	9,0	0,05	0,25	-0,125	10	500	500	5
К561ИР9	5	0,8	4,2	—	0,35	0,25	—	650	800	—
	10	1,0	9,0	—	0,85	0,6	—	235	360	10
	15	—	—	0,3	—	—	20	—	—	—
561ИР9	5	0,8	4,2	—	0,35	0,25	—	650	800	—
	10	1,0	9,0	—	0,85	0,6	—	235	360	10
	15	—	—	0,1	—	—	20	—	—	—
564ИР9	5	0,8	4,2	—	0,25	0,25	5	650	800	—
H564ИР9	10	1,0	9,0	0,05	0,35	0,60	10	235	360	10
K176ИР10	9	0,3	8,2	±0,5	—	—	100	—	—	—
К561ИР11	5	0,8	4,2	—	0,2	-0,12	400	—	—	—
	10	1,0	9,0	0,05	0,5	-0,2	800	450*	450*	—
564ИР11	5	0,8	4,2	—	0,4	0,3	40	600*	600*	—
	10	1,0	9,0	0,05	0,9	0,5	80	300*	300*	8
К561ИР12	5	0,8	4,2	—	0,2	-0,2	40	6000	6000	—
	10	1,0	9,0	0,05	0,5	-0,2	400	2250	2250	—
564ИР12	5	0,8	4,2	—	0,4	0,5	4	—	4000	—
	10	1,0	9,0	0,05	0,9	0,5	40	1500	1500	8
564ИР13	5	0,8	4,2	—	-1,75	1,75	—	350	350	2
	10	1,0	9,0	0,05	-8,0	8,0	—	150	150	5
	15	—	—	—	—	—	10	—	—	—
КР1561ИР15 КР1561ИР15	5	0,5	4,5	—	0,44	-0,44	20	550	550	—
	10	1,0	9,0	—	1,1	-1,1	40	220	220	—
	15	1,5	13,5	±0,3	3,0	-3,0	80	170	170	—

* Для разных выходов параметр имеет различное значение (пояснения в тексте).